Sebuah Metodologi Pengajaran Pada Eksperimen Pemrosesan Sinyal Digital Menggunakan Modul TMS320VC5402 Dengan Menginvestigasi Orde Filter Maksimum

Hary, Oktavianto and Amang, Sudarsono and Bima Sena , Bayu Dewantara and Reni, Soelistijorini and Miftahul, Huda and Titon, Dutono and Takashi, Ikeda Sebuah Metodologi Pengajaran Pada Eksperimen Pemrosesan Sinyal Digital Menggunakan Modul TMS320VC5402 Dengan Menginvestigasi Orde Filter Maksimum. In: EEPIS Journal.

Preview

PDF Download (6Mb) | Preview

Abstract

Pada paper ini disajikan sebuah metode pengajaran pada eksperimen pemrosesan sinyal digital di laboratorium. Metode tersebut memanfaatkan algoritma pengolahan sinyal dengan perhitungan bilangan pecahan (floating-point) dan perhitungan bilangan bulat (fixed-point) yang dibenamkan pada sistem prosesor TMS320VC5402 jenis fixed-point. Untuk keperluan pengujian digunakan algoritma filter digital jenis FIR (Finite Impulse Response). Hasil yang didapat menunjukkan bahwa algoritma filter digital menggunakan perhitungan bilangan pecahan masih dapat mencapai real-time pada orde 16. Sedangkan algoritma filter digital yang menggunakan perhitungan bilangan bulat dapat mencapai real-time sampai orde 102. Kedua percobaan tersebut bekerja pada frekuensi sampling 16 kHz. Hal ini dapat menunjukkan kegunaan dari percobaan yang telah dilakukan untuk digunakan pada eksperimen di laboratorium.

Actions (login required)